本文來自格隆匯專欄：半導體行業觀察

據Anadtech報道，過去幾年，英特爾一直在經歷公司製造擴張的重要時期。

儘管芯片巨頭最近在俄亥俄州和德國宣佈的新設施引起了很多關注，這是可以理解的——尤其是考慮到它們對英特爾的代工服務計劃的重要性——但英特爾一直在努力擴大現有設施以供自己使用。該公司開發下一代 EUV 和 Gate-All-Around 型晶體管 (RibbonFET) 不僅需要創建和完善底層技術，而且還需要更多空間。

為此，英特爾今天在俄勒岡州為公司的主要開發工廠 D1X 的 Mod3 擴展舉行了盛大的開幕式。此次擴建於 2019 年首次宣佈，是自 2010 年 D1X 初始建設以來英特爾主要開發工廠的第三次此類 mod (module) 和第二次擴建。

圖1

但除了大張旗鼓之外，該工廠的最新模塊對英特爾來説是一個真正重要的Mod：它不僅為工廠增加了 270,000 平方英尺的潔淨室空間——將 D1X 擴大了約 20%——而且它是唯一的工廠Mod。大到足以支持英特爾將從其 18A 工藝開始使用的高數值孔徑 (High NA) EUV 工具——ASML 即將推出的 TWINSCAN EXE:5200 EUV光刻機 ，這個設備比英特爾用於其第一代 EUV 工藝（Intel 4/Intel 3）的 NXE 3000 系列 EUV 設備大得多。它是如此之大，以至於 D1X 的天花板太低而無法容納機器，更不用説支撐其重量的地板了。

因此，可以説Mod3 的構建在很大程度上是為了這台大型機器。

圖2

同時，雖然 D1X-Mod3 直到今天才正式宣佈開放，但英特爾自去年 8 月以來已經將關鍵設備轉移到 Mod3中。因此，今天的開幕式是該Mod的正式發佈，因為它的一部分已經設置好（如果尚未使用）。儘管如此，根據英特爾的説法，即使有了這樣的領先優勢，該公司預計將在一年內繼續使用工具，特別是當他們引入剩餘的低優先級工具時。

圖3：D1X 上的一系列 EUV 機器

英特爾路線圖更新：Intel 18A 提前到 2024 年下半年

除了向媒體介紹 D1X-Mod3 的開幕式外，英特爾還利用他們最新的新聞發佈會讓大家快速瞭解英特爾開發路線圖的最新更新。嚴格來説，這並不是什麼新鮮事——因為所有這些都是在 2 月份的英特爾 2022 年投資者會議上首次宣佈了。但是，這是英特爾第一次讓技術媒體而不是投資者來了解其開發工作的現狀。

這裏的大新聞是英特爾正式提前了在英特爾 18A 節點上製造的開始日期。Intel的第二代“埃”節點原本預計在2025年；但現在該公司將其提高了半年，到 2024 年下半年。

因此，英特爾的路線圖現在看起來像這樣：

圖4

由於該公司計劃在今年晚些時候推出其首個 EUV 工藝 Intel 4 做，從 2023 年下半年開始，英特爾的路線圖開始顯得非常緊湊。當年下半年，Intel 3 將投入生產，這是英特爾的增強的 EUV 工藝。與此同時，Intel 20A 可能會在 6 個月後投入生產。20A 是英特爾的第一個“埃”節點，其中包含了他們的全柵極型“RibbonFET”FinFets 以及 PowerVias。

但是，如果一切按計劃進行，由於 18A 的提前，20A 似乎將是一個相對短暫的節點。英特爾的第二代埃節點，將採用更新的ribbon設計和對英特爾 GAA 製造技術的其他改進。由於 18A 仍然是英特爾製造路線圖中最遠的節點，因此該公司對 18A 將帶來的所有新事物保持相對沉默，但它仍然是英特爾計劃重新確立芯片製造行業無可置疑的領導地位的關鍵。

據英特爾稱，18A 開發進展順利，公司的研發業務現在處於或領先於所有開發里程碑，這使公司有信心在 2024 年底而不是 2025 年開始製造基於工藝節點的產品按照最初的計劃。

圖5

然而，引入 18A 的一個後果是，這意味着英特爾現在肯定會在沒有所有High NA 機器的情況下開始生產 18A。18A 仍然是High NA 機器首次亮相的工藝節點，但由於 TWINSCAN EXE 5200 預計要到 2025 年才能到位，這意味着英特爾現在必須使用其現有的 3000 系列機器來啟動 18A 生產。在這個最新公佈之前，英特爾一直在把High NA 機器和 18A 綁在一起，所以無論這是否總是實際情況，現在顯然不是這樣。

反過來，這對 18A 生產意味着什麼還有待觀察。由於英特爾可以將其普通（非 HA）機器用於 18A，因此High NA 機器的最大優勢可能是吞吐量，由於 High NA 更高的精度，英特爾可以處理幾乎沒有（或沒有）多重圖案的晶圓。看起來，最有可能的結果是英特爾將能夠在 2024 年生產 18A，甚至可能量產，但在第一台High NA 機器可用之前，他們將無法進入英特爾規模的大批量生產。

而且，與往常一樣，應該注意的是，英特爾的製造路線圖日期是新工藝節點投入生產的最早日期，而不是基於該技術的硬件上架的日期。因此，即使 18A 按照現在的計劃在 24 年下半年推出，也很可能在 2025 年的幾個月後才能將第一批產品交付客户手中，尤其是如果英特爾在該窗口的後期推出。鑑於這些發佈窗口的巨大規模和英特爾自己的歷史，所有這些都是一個可能的賭注，因為英特爾很少在發佈窗口的早期發佈新產品/技術。

最後，英特爾的開發簡報還包括確認英特爾正在採用純內部“降低測試風險”節點作為其 PowerVia 技術開發流程的一部分。測試節點的目的是通過允許英特爾獨立於 RibbonFET 開發和測試 PowerVias 來消除Intel 20A 工藝的全部風險。在這種情況下，測試節點在前端使用英特爾成熟的 FinFET 技術，同時在後端使用 PowerVia 的測試版本。雖然他們尚未針對 RibbonFET 宣佈此類節點，但即使不存在這樣的節點，不也必在 20A 上與 RibbonFET 一起調試第一代 PowerVia 仍然是流程的簡化，因為它允許英特爾半獨立地追求這兩個元素，並在此過程中互相學習。

圖6

與英特爾過去開發主要新制造節點的方式相比，這是一個重大變化，甚至他們也是第一個承認這一點的人。英特爾的 10nm 問題在很大程度上是由於一次將太多的技術變化捆綁在一起，再加上特徵尺寸的非常激進的縮減造成的。將這些東西分成更小、更頻繁的製造節點更新是英特爾未來降低這種風險的一種方式。現在有了一個用於 PowerVia 開發的內部測試節點，他們的目標是進一步降低風險，以便能夠在 2024 年上半年同時推出 RibbonFET 和 PowerVia，作為英特爾 20A 的一部分。

晶圓廠放緩，英特爾迎來機會

在今年2月的投資會議上，英特爾CEO基辛格在接受台灣經濟日報採訪的時候表示，自己的2納米芯片將在2024年實現量產，這將早於台積電。雖然英特爾信心滿滿，但英特爾真能實現超越嗎？針對這個論題，semiwiki作者Scotten Jones也發表了他的觀點。

Scotten Jones首先説道，在去年的一個會議上，他曾強調，台積電是當之無愧的領導者。在那次會議之後，經常有人問他——英特爾什麼時候會趕上台積電。當時作者的回答是——除非台積電自毀長城，否則永遠不會。

但Scotten Jones表示，在一年後，代工廠開始有點步履蹣跚，但英特爾正在加速，現在的英特爾是否能趕上呢？在提出了新的設想後，Scotten Jones回顧了一些英特爾的歷史，討論了他們在 2000 年代的領導地位，然後説到 2010 年代他們是怎麼開始落後的。

據介紹，在2014 年至 2019年間，三星和台積電各推出 4 個節點，但英特爾推出 2 個，這主要是因為英特爾節點的單個密度跳躍更大，但當你將 4 個代工廠跳躍鏈接在一起時，它們的密度增加超過英特爾並處於領先地位。圖 7總結了這一點。

圖7

圖 7僅説明了英特爾的“節點”，它們並沒有停滯不前，對於 14nm，他們發佈了 5 個版本，所有版本都具有相同的密度，但性能逐漸提高；對於 10nm，他們發佈了 4 個版本，再次以相同的密度但有所提高性能（注意最後一個版本現在已重命名為 7nm）。

到 2020 年，三星和台積電都在生產 5nm，與英特爾同期的10nm 相比，它們的工藝更密集。台積電從 7nm 躍升到 5nm，然後是三星，並且憑藉最密集的工藝、最小的 SRAM 單元尺寸和業界首個硅鍺 FinFET 成為明顯的領導者。圖 8總結了這一點。

圖8

但到了 2021 年，晶圓廠的發展速度放緩，局面似乎開始轉變。

Scotten Jones在文章中指出，三星 3nm 在這年遇到了良率問題，但他堅信，到 2022 年，三星的 3GAE（早期）工藝將幾乎專門用於內部產品，2023 年將向外部客户發佈 3GAP（性能）。三星選擇了 3nm 水平納米片（HNS） （三星稱為 Multibridge 的一種GAA工藝）。我相信 HNS 生產問題仍在解決中，三星對率先使用 HNS 的興趣導致了延誤和低良率。

台積電確實冒着在 2021 年開始使用基於 FinFET 的 3nm 工藝的風險，但現在生產推遲到 2022 年末，並在 2023 年推出行業產品。2019 年，台積電有風險試產 5nm ，到 2020 年末，搭載台積電 5nm 工藝芯片iPhone亮相，用 3nm芯片的iPhone我們要到 2023 年才能看到。台積電還將這一工藝的密度從最初的 1.7 倍目標降低到約 1.6 倍，同時降低了性能目標。

在三星和台積電經歷延遲的同時，英特爾宣佈了“Intel Accelerated”，這是一個在 4 年內實現 4 個節點的激進路線圖。考慮到 14nm 用了 3 年而 10nm 用了 5 年，這確實加速了。坦率地説，當它宣佈時我對此持懷疑態度，但在最近的投資者活動中，英特爾宣佈，將最先進的Intel 18A容易從預期的 2025 年提前到 2024 年，這讓我尤為驚訝。

2025年，會是一個轉折點嗎？

按照英特爾最新的路線圖，他們的工藝會按照以下時間推出：

2022年，英特爾將推出 4nm 工藝，這是英特爾首次使用 EUV設備，新工藝的性能將比 7nm 提升 20%。英特爾之前曾談到這一代的密度提高了 2 倍，但現在只是説“顯著的密度提高”，我們估計為 1.8 倍。

三星 3nm 可能僅用於內部使用，密度提高 1.35 倍，在相同功率下性能提高 35%，在相同性能下功率降低 50%。其密度改進不是很令人印象深刻，但性能和功率改進可能是由於採用了HNS技術。TSMC 3nm 基於 FinFET，將提供約 1.6 倍的密度改進，在相同功率下性能提高 10%，在相同性能下功率降低 25%。

2023年，英特爾將推出3nm 工藝，性能提升 18%，庫更密集，EUV 使用更多。我們估計密度提高了 1.09 倍，使其更像是一個半節點。三星 3GAP 應該可供外部客户使用，台積電 3nm 部件應該出現在 iPhone 中。

2024 年上半年英特爾的Intel 20A（20 埃 = 2nm）工藝將亮相，新節點將帶來 15% 的性能提升。這將是英特爾的第一個 HNS（他們稱之為 RibbonFET），他們還將引入背面供電（他們稱之為 PowerVia）。背面供電解決了 IR 功率下降問題，同時使前端互連更容易。我們估計，這個工藝的密度較之上一代提高了 1.6 倍。

2024 年下半年，Intel 18A 工藝將提前到來，並帶來 10% 的性能提升。我們估計密度提高了 1.06 倍，使這又是一個半節點。這個過程已經從 2025 年開始，英特爾表示他們已經向客户交付了測試設備。

2025年下半年，三星 2nm 將亮相，我們預計它將是 HNS，因為它將是三星的第三代 HNS（將 3GAE 算作第一代，GAP算作第二代），而他們的前幾代密度提升相對較少，將有我們預測 1.9 倍。

台積電尚未宣佈他們的 2nm 工藝，只是説他們希望在 2025 年擁有最好的工藝。我們可能會在 2024 年看到 他們2nm，但目前我們將其放在 2025 年，我們預計同樣使用HNS 工藝，並且估計密度為 1.33 倍改進。我們相信密度的提升將是適度的，因為它是台積電的第一個 HNS，而且因為 3nm 工藝非常密集，進一步的改進將更加困難。

圖 9説明了英特爾如何通過做 4 個節點而代工廠做 2 個節點來在代工廠上“翻轉腳本”。

圖9

我們現在可以看看英特爾、三星和台積電到 2025 年的密度比較。我們還根據他們的 2nm 公吿添加了 IBM 的 2nm 研究設備。圖10顯示了密度與年份和節點的關係。

圖10

從圖 10來看，我們預計台積電將在 2025 年之前保持密度領先。

我們分析中最複雜的部分如圖 11 所示，我們在其中比較了性能。如果沒有在不同的製程上運行相同的設計，就很難將進程相互比較以獲得性能，而且這種情況很少發生。我們生成此圖的方式如下：

Apple A9 在三星 14nm 和台積電 16nm 上進行生產，Tom’s hardware 發現兩個版本的性能相同，我們已將此節點的性能標準化為三星和台積電的 1。

從 14/16nm 節點到 3nm，我們使用了公司宣佈的性能改進來繪製相對性能。對於 2nm，我們使用了我們自己的預測。

我們沒有任何在英特爾工藝以及三星或台積電上運行的設計。但是，AMD 和 Intel 都生產 X86 微處理器，而 AMD 採用 TSMC 7nm 工藝的微處理器已經與具有相似性能的 Intel 10nm Superfin 處理器競爭，我們將 Intel 10SF 設置為與 TSMC 7nm 相同的性能。這並不理想，假設兩家公司在設計方面都做得同樣出色，但卻是最好的比較。然後，我們根據英特爾的公吿從 10SF 擴展了所有其他英特爾節點。

再一次，我們根據 IBM 的 2nm 公吿將 IBM 的 2nm 放在了這張圖表上。

圖12

我們的分析使我們相信，英特爾可能會在一年和節點的基礎上取得性能領先。這與英特爾宣稱的“每瓦性能領先”的目標是一致的。假設台積電指的是密度，他們聲稱他們將在 2025 年擁有最佳工藝的説法也可能是正確的。

總之，我們相信英特爾能夠在代工廠陷入困境的時候顯著加快他們的工藝開發。儘管我們預計英特爾不會在所研究的時間段內重新獲得密度領先優勢，但我們確實相信他們可以重新奪回性能領先優勢。

到 2022 年底，當我們看到英特爾 4nm 是否按時問世時，我們應該會再次獲得有關進展的好消息。